HOME >  インフォメーション >  2018/12/7

インフォメーション

2018/12/7

低ダメージプロセスインテグレーション技術開発による磁気ランダムアクセスメモリ(STT−MRAM)の高性能化と高書き換え耐性の両立に成功

 指定国立大学法人東北大学国際集積エレクトロニクス研究開発センター(以下、CIESと略称)の 遠藤哲郎センター長(兼 同大学大学院工学研究科教授、先端スピントロニクス研究開発センター(世界トップレベル研究拠点)副拠点長、 省エネルギー・スピントロニクス集積化システムセンター長、スピントロニクス学術連携研究教育センター 部門長)のグループは、 CIESコンソーシアム産学共同研究プロジェクト「不揮発性ワーキングメモリを目指したSTT-MRAMとその製造技術の研究開発」プログラム並びに 科学技術振興機構 産学共創プラットフォーム共同研究推進プログラム(領域統括:遠藤哲郎)において、 東京エレクトロン株式会社(代表取締役社長・CEO 河合 利樹 本社:東京都港区赤坂5-3-1赤坂Bizタワー 以下、東京エレクトロン)と共同で、 STT-MRAM製造における低ダメージ化を図るユニットプロセスの開発を行い、 更に同ユニットプロセスを組み合わせて構成されるプロセスインテグレーション技術の開発により、 スピン・トランスファー・トルク型磁気ランダムアクセスメモリ(STT-MRAM)の高性能化と高書き換え耐性(※1)の両立に世界で初めて成功致しました。

詳細は こちら をご覧ください。

東北大学 電気・情報系
〒980-8579 仙台市青葉区荒巻字青葉 6-6-05
TEL : 022-795-7186(教務係)
Email :

mail